15 000 - 25 000,00 zł

FPGA VHDL Verilog SystemVerilog języków C/C++ Python Shell DPDK eBPF Linux

Dodano: 17 godzin temu (27.02.2026, 19:34:57)
Wygasa: za miesiąc (29.03.2026, 23:59:59)

Doświadczenie: Mid
Benefity: Karnet sportowy, Prywatna opieka zdrowotna, Zajęcia językowe, Dofinansowanie szkoleń, Ubezpieczenie, Elastyczne godziny pracy, Darmowe przekąski, Eventy firmowe, Premie, Stołówka, Darmowe napoje, Płatny urlop
Rodzaj umowy: UOP
Tryb pracy: Praca w biurze
Lokalizacja: Warszawa
Źródło: www.pracuj.pl

#300454 1