UX/UI

Hardware Design Verification Engineer @ARTERIS POLAND SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ

Brak informacji o wynagrodzeniu 🙁

SystemVerilog VHDL

Dodano: wczoraj (21.10.2025, 11:23:55)
Wygasa: za 28 dni (20.11.2025, 23:59:59)

Doświadczenie: Mid
Rodzaj umowy: UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Kraków
Źródło: theprotocol.it

#218385  2