Brak informacji o wynagrodzeniu 🙁

Verilog SystemVerilog Java C++ Python VHDL SystemC

Dodano: 3 dni temu (2.12.2025, 13:57:11)
Wygasa: za 2 miesiące (2.03.2026, 23:59:59)

Doświadczenie: Mid
Rodzaj umowy: B2B, UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Kraków
Źródło: justjoin.it

#242025 17